当前位置网站首页 » 新闻中心 » 行业动态

行业动态

碳化硅肖特基二极管碳化硅MOSFET制造工艺技术解密

导语:此专利碳化硅肖特基二极管的制造方法,在保证阻断电压的基础上,增大肖特基二极管的阳极接触区域面积,降低电子元件导通电阻。

受SiC(碳化硅)半导体应用领域扩大以及行业宏观政策利好、资本市场追捧、地方积极推进等因素影响,国内第三代半导体产业推进较为迅速,2019年3月29日,由泰科天润半导体科技(北京)有限公司投资建设的6寸半导体碳化硅电力电子器件生产线项目正式签约落户九江经开区。为九江市打造千亿电子电器产业集群和壮大经开区首位产业注入新动能。积极发展在SiC晶圆上实现半导体功率器件的制造工艺。

 

据了解,泰科天润半导体科技(北京)有限公司是国内第一家致力于第三代半导体材料碳化硅(SiC)电力电子器件制造的高新技术企业,总部坐落于中国北京中关村,在北京拥有一座完整的半导体工艺晶圆厂,可在4英寸SiC晶圆上实现半导体功率器件的制造工艺,并拥有目前国内唯一一条碳化硅器件生产线。

 

该项目总投资10亿元,在城西港区建设6英寸半导体碳化硅电力电子器件生产线,规划生产能力达到6万片/年,项目满产后,预计可实现年产值10.5亿元。该项目属于国家鼓励发展的半导体行业,是我国近期重点发展的战略性新兴产业项目,项目将建成国内首条国际先进水平的SiC功率器件生产线,填补九江乃至江西省半导体功率器件的空白。

 

在电子器件领域,肖特基二极管广泛应用于模拟电路、大规模集成电路,具有短反向恢复时间和极小的反向恢复电荷的特点,而电子器件的效率提升广泛依赖于半导体材料发展。碳化硅作为新兴的第三代半导体材料,具有良好的物理特性和电学特性,以其宽禁带、高热导率和高临界电场等优点,成为制作高温、大功率、高频半导体器件的理想材料,因此推动了肖特基势垒二极管和结势垒二极管的发展。肖特基二极管利用反偏PN结的空间电荷区,为SBD结构承受反向偏压,从而能够在保证阻断电压的基础上,适当降低肖特基势垒高度以降低正向压降,同时减小二极管反偏漏电。然而,由于在结势垒肖特基二极管中,离子注入结区域并不能够导电,因此器件的有效导通面积减小,这一缺点限制了JBS器件导通电流密度的提高。

为解决这一问题,泰科天润公司于2018年2月12日提出了一项名为“一种碳化硅肖特基二极管及其制备方法”的发明专利(申请号:201810145243.2),申请人为泰科天润半导体科技(北京)有限公司。

此专利提供了一种碳化硅肖特基二极管及其制备方法,利用沟槽结构,在保证阻断电压的基础上,增大肖特基二极管的阳极接触区域面积,降低器件导通电阻。

肖特基二极管供应商

 

 

 

图1 碳化硅肖特基二极管截面图

 

 

 

 

 

 

此专利提出的碳化硅肖特基二极管截面如图1所示,包括从上到下依次设置的阳极金属5、p型外延层3、n型漂移层2、n+衬底1以及阴极金属6。在p型外延层3上设有复数个沟槽,阳极金属5一侧面设有复数个突起部7,沟槽与突起部相匹配。n型外延层的厚度为5um至200um,p型外延层3的厚度为0.3um至1.5um,其中n型外延层的掺杂浓度大于p型外延层掺杂浓度。阴极金属为Ni,阳极金属为Al或Ti,以更好地形成阳极接触,金属与n型漂移层2形成肖特基接触,与p型外延层3形成欧姆接触,这样当器件反向阻断时,由n型漂移层2和p型外延层3形成的耗尽层能够最大程度地屏蔽沟槽4侧面,降低阻断状态下的漏电流。

 

肖特基二极管供应商

 

图2 碳化硅肖特基二极管的制备方法的流程图

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

碳化硅肖特基二极管的制备方法如图2所示,首先在在n+衬底1上生长n型漂移层,并在n型漂移层一侧面上通过外延生长的方法形成一层p型外延层,然后在p型外延层一侧面的表面通过电子束蒸发的方法,蒸发形成设定厚度的掩膜层,利用掩膜层和氧化层形成沟槽。之后在n型漂移层2另一侧面通过电子束蒸发或磁控溅射淀积一金属,通过退火处理形成阴极金属;在p型外延层3一侧面,通过电子束蒸发或磁控溅射淀积一金属,填充沟槽,光刻、刻蚀形成场板图形,之后在氮气保护下进行接触退火,形成阳极金属5,最后形成完整的碳化硅肖特基二极管。

美瑞电子(0769-21665206)为泰科天润代理商,欢迎咨询碳化硅肖特基二极管、碳化硅MOSFET和碳化硅模块相关电子元件。

分享到:
点击次数:  更新时间:2020-03-11 13:57:34  【打印此页】  【关闭